//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
// Target Devices:
// Tool versions:
//
// Create Date:    2011-08-18 15:28
// Project Name:
// Description:
//
// Dependencies:
//
// Revision: 1.0
// Revision 0.01 - File Created
//
//
//////////////////////////////////////////////////////////////////////////////////
`timescale 1ns/1ns
module shift_tabs
(
    input           clk,    // use cam_pclk
    input           rst,
    
    input           shift_en,
    input [7:0]     shift_data,

    output [7:0]    line0_data_o,
    output [7:0]    line1_data_o,
    output [7:0]    line2_data_o
);

/********************************************************\
Parameter
\********************************************************/
localparam U_DLY        = 1;

/********************************************************\
Signals
\********************************************************/

/********************************************************\
main code
\********************************************************/

line_buff_240 line0_buff(
  .clk  (clk),
  .ce   (shift_en),
  .sclr (rst),
  .d    (shift_data),
  .q    (line0_data_o)
);

line_buff_240 line1_buff(
  .clk  (clk),
  .ce   (shift_en),
  .sclr (rst),
  .d    (line0_data_o),
  .q    (line1_data_o)
);

line_buff_240 line2_buff(
  .clk  (clk),
  .ce   (shift_en),
  .sclr (rst),
  .d    (line1_data_o),
  .q    (line2_data_o)
);

endmodule
